MCQ
कंप्यूटर संगठन और ऑपरेटिंग सिस्टम MCQ - उत्तर सहित अभ्यास प्रश्न
RAS/RPSC तैयारी के लिए कंप्यूटर संगठन और ऑपरेटिंग सिस्टम के 56 प्रश्न हल करें।
अभ्यास प्रश्न
प्र.1एक डायरेक्ट-मैप्ड कैश में 64 लाइन हैं, हर लाइन 32 बाइट रखती है, और भौतिक पते 24 बिट के हैं। बाइट-एड्रेसेबल मेमोरी के लिए क्रमशः टैग, लाइन इंडेक्स और ब्लॉक ऑफसेट में कितने बिट लगेंगे?
ब्लॉक ऑफसेट 32 बाइट की लाइन के भीतर किसी एक बाइट को पहचानता है, इसलिए उसे log2(32) = 5 बिट चाहिए। 64 संभावित लाइनों वाले डायरेक्ट-मैप्ड कैश में लाइन चुनने के लिए log2(64) = 6 इंडेक्स बिट चाहिए। भौतिक पता 24 बिट का है, इसलिए शेष 24 − 5 − 6 = 13 बिट टैग बनाते हैं, जिनसे यह जांचा जाता है कि चुनी गई लाइन वही मांगा गया ब्लॉक है या नहीं।
प्र.28-बिट ALU 0111 1011 और 0100 1110 को जोड़ता है और दोनों संख्याओं को टूज़-कॉम्प्लीमेंट चिह्नित पूर्णांक मानता है। फ्लैग की कौन-सी व्याख्या सही है?
द्विआधारी जोड़ का परिणाम 1100 1001 है। इसे अचिह्नित मानें तो यह 201 है, लेकिन 8-बिट टूज़-कॉम्प्लीमेंट में यह -55 माना जाएगा। 123 और 78 दोनों चिह्नित रूप में धनात्मक हैं, इसलिए ऋणात्मक चिह्नित परिणाम ओवरफ्लो बताता है। 201, 256 से कम है, इसलिए बिट 7 से कैरी बाहर नहीं निकलता।
प्र.3एक सिस्टम में कुल संसाधन (A, B, C) = (10, 5, 7) हैं। प्रक्रियाओं P0–P4 के लिए आवंटन/अधिकतम इस प्रकार हैं: P0 (0,1,0)/(7,5,3), P1 (2,0,0)/(3,2,2), P2 (3,0,2)/(9,0,2), P3 (2,1,1)/(2,2,2), P4 (0,0,2)/(4,3,3)। बैंकर्स एल्गोरिदम के अनुसार कौन-सा क्रम सुरक्षित क्रम है?
वर्तमान उपलब्ध वेक्टर कुल संसाधन में से आवंटित संसाधन घटाकर मिलेगा: (10,5,7) − (7,2,5) = (3,3,2)। P1 को (1,2,2) चाहिए, इसलिए वह पूरी होकर (2,0,0) छोड़ सकती है और उपलब्ध वेक्टर (5,3,2) हो जाता है। इसके बाद P3 को (0,1,1), P4 को (4,3,1), इन रिलीज़ के बाद P0 को (7,4,3), और अंत में P2 को (6,0,0) मिल सकता है। इसलिए P1, P3, P4, P0, P2 सुरक्षित क्रम है।
प्र.4डिमांड पेजिंग वाले ऑपरेटिंग सिस्टम में कोई प्रोसेस यूजर मोड में चल रहा है और पेज फॉल्ट आ जाता है। फॉल्ट वाले निर्देश के पूरा होने से पहले कौन-सा क्रम सबसे सही है?
पेज फॉल्ट एक अपवाद है जिसे ऑपरेटिंग सिस्टम संभालता है। यदि वर्चुअल एड्रेस वैध है लेकिन पेज अभी मेमोरी में मौजूद नहीं है, तो सिस्टम कोई फ्रेम चुनता या आवंटित करता है, बैकिंग स्टोर से पेज पढ़ता है, वैध मैपिंग दर्ज करता है और निष्पादन फिर शुरू करता है ताकि जिस निर्देश पर फॉल्ट आया था, उसे दोबारा चलाया जा सके।
प्र.5एक CPU में अलग-अलग इंटरप्ट-इनेबल और इंटरप्ट-पेंडिंग बिट हैं। इंटरप्ट अक्षम रहने के दौरान कोई I/O उपकरण स्थानांतरण पूरा कर देता है। इंटरप्ट-चालित I/O के अनुसार कौन-सा व्यवहार सबसे सही है?
इंटरप्ट-चालित I/O में उपकरण CPU को ध्यान देने की जरूरत का संकेत दे सकता है, लेकिन प्रोसेसर सामान्यतः महत्वपूर्ण हिस्सों की सुरक्षा के लिए मास्किंग या इनेबल बिट देते हैं। यदि अनुरोध मास्क योग्य है और इंटरप्ट अक्षम हैं, तो घटना की सेवा तुरंत नहीं होती। पेंडिंग संकेत प्रोसेसर को बाद में, प्राथमिकता और इनेबल नियमों के अधीन, उस इंटरप्ट को पहचानने और संभालने देता है।
आपने 56 में से 5 नमूना प्रश्न देख लिए हैं
कंप्यूटर संगठन और ऑपरेटिंग सिस्टम पर अनलिमिटेड अभ्यास RAS टेस्ट सीरीज़ + प्रैक्टिस पैक या गेट पास में मिलता है।
और प्रश्न
6यूनिक्स-जैसे फाइल सिस्टम में दो डायरेक्टरी प्रविष्टियाँ एक ही नियमित फाइल के हार्ड लिंक हैं। किसी भी लिंक को हटाने से पहले कौन-सा कथन अनिवार्य रूप से सही होगा?
78-बिट टूज़-कॉम्प्लीमेंट अंकगणित में CPU 0111 0100 और 0101 1001 को जोड़ता है। कौन-सा परिणाम और ओवरफ्लो-व्याख्या सही है?
8सरल स्टोर्ड-प्रोग्राम CPU के फेच चरण में मुख्य मेमोरी से अगला निर्देश लाने के लिए रजिस्टर-स्तर का कौन-सा क्रम सबसे सही बैठता है?
9एक प्रत्यक्ष-मानचित्रित कैश में 64 लाइनें हैं और हर लाइन में 16 बाइट रखे जाते हैं। 32-बिट बाइट पते के लिए कौन-सा टैग-सूचकांक-विस्थापन विभाजन सही है?
10मुख्य मेमरी में बड़े डिस्क ब्लॉक को स्थानांतरित करने के लिए DMA-आधारित I/O और प्रोग्राम्ड I/O में सबसे सही अंतर कौन-सा है?
11एक यूनिप्रोसेसर पर चल रही एकल-थ्रेड प्रक्रिया डिस्क डेटा के लिए ब्लॉकिंग रीड सिस्टम कॉल करती है, लेकिन डेटा अभी उपलब्ध नहीं है। डिस्क इंटरप्ट से पूरा होने की सूचना आने तक प्रक्रिया-अवस्था का सबसे सही परिवर्तन कौन-सा होगा?
12किसी सिस्टम में 32-बिट आभासी पते, 4 KB पेज और दो-स्तरीय पेज टेबल है, जिसमें बाहरी पेज-टेबल इंडेक्स के लिए 10 बिट और भीतरी इंडेक्स के लिए 10 बिट हैं। आभासी पता 0x12345ABC के लिए आभासी पेज संख्या और पेज ऑफसेट क्या होंगे?
13किसी पेज्ड सिस्टम में TLB लुकअप समय 20 नैनोसेकंड और मुख्य मेमोरी एक्सेस समय 100 नैनोसेकंड है। TLB हिट रेशियो 90 प्रतिशत है। मान लीजिए कोई पेज फॉल्ट और कैश नहीं है, तथा TLB मिस पर पेज टेबल एंट्री पढ़ने के लिए एक मेमोरी एक्सेस और ज़रूरी वर्ड पढ़ने के लिए एक और मेमोरी एक्सेस लगता है। प्रभावी मेमोरी एक्सेस समय कितना होगा?
14किसी कैश का हिट समय 2 नैनोसेकंड, मिस पेनल्टी 48 नैनोसेकंड और हिट अनुपात 90% है। यदि मिस पेनल्टी को कैश जांच के बाद का अतिरिक्त समय माना जाए, तो औसत मेमोरी पहुंच समय कितना होगा?
15आरंभ में फ्रेम खाली हैं और संदर्भ क्रम 1, 2, 3, 4, 1, 2, 5, 1, 2, 3, 4, 5 है। FIFO पेज रिप्लेसमेंट में बेलैडी की विसंगति को कौन-सा अवलोकन सही दिखाता है?